ISE已于2013年停止更新维护，取而代之的是vivado。在此过渡期间的一些板子是两者都可开发的。学校推荐使用的开发工具仍然是ISE，而ISE在win10上会出现兼容问题（无法通过文件菜单打开工程），甚至在win11上无法安装。vivado不但具有实时语法检查等实用功能，也将管脚配置集成在一起。这篇文章将阐述从在ISE上开发转至vivado时需要注意的过程及问题。
安装
在2020.1版本之后，vivado升级为了ML（machine learning）版本，但其体积巨大无比下载大约50个g，安装后可能还要占用100多g，并且ML对于FPGA的初学者没有太大作用，所以我们在这里选择2020.1版本，下载地址
注意选择Full Product Installation版本，windows直接选择红框里面的的网络安装包即可，点开后需要注册一个xilinx账户，在安装时也会要求填写，所以注册一个即可。安装过程直接选择默认配置即可。
vivado的工程与ise的工程是不互通的，工程目录结构也是不一样的，所以我们需要重新建立新的工程，然后把之前的代码导入。
点击Create Project创建新工程，vivado会弹出创建工程的指引
点击next，选择工程创建的位置，这里最好手动改一下，因为默认的路径是非常不合理的
点击next，选择从ISE导入工程
点击next，选择此前工程的xise文件，点击ok后选中将源拷贝到工程内，这样即使之前的ise工程被删除也不会影响新建的vivado工程
继续一路点next，出现success字样说明导入成功
导入后，我们在资源栏里会看到此前用来约束管脚的ucf文件不再受支持，我们手动删除并在后续重新配置
由于vivado支持实时语法检查功能，所以左侧的操作菜单内不再有单独的语法检查选项
导入后，我们直接选择执行行为模拟
vivado已经将模拟程序集成在一起，我们可以直接在vivado的工作区域内看到模拟结果
点击右侧的open elaborated design，弹出的提示确定后，点击电路图上方的I/O ports，在下面即可弹出与plan ahead相似的图形化管脚约束界面
配置之后，按ctrl+s或者左上角的保存键，在弹出的窗口中写好文件名，点击ok
资源里出现xdc文件代表成功，双击可查看文件内容
以下为启用比特流压缩步骤，杭电专用，具体原因我也说不太清
右键generate bitstream，点bitstream settings，
点击configure additional bitstream settings（如果没有这个选项需要先配置管脚）
将enable bitstream compression设置为true，点ok
然后执行synthesis，implementation与generate bitstream，最后可在项目名称/项目名称.runs/impl_1/找到bit文件，用工具烧录到板子里即可